PATENT ABSTRACTS OF JAPAN

(11)Publication number:

06-188387

(43) Date of publication of application: 08.07.1994

(51)Int.CI.

H01L 27/108 G11C 11/407 H01L 27/04

(21)Application number : **04-338705**

(71)Applicant: MITSUBISHI ELECTRIC CORP

(22) Date of filing:

18.12.1992

(72)Inventor: HIDA YOICHI

TOMIUE KENJI


(54) SEMICONDUCTOR MEMORY DEVICE

(57)Abstract:

PURPOSE: To improve the reliability of capacity for stabilizing a high

voltage for word wire driver.

CONSTITUTION: In a semiconductor memory device containing a step-up circuit 400 constantly generating a high voltage and a word wire drive circuit (WDi) for transmitting a high voltage from the step-up circuit to a selection word wire 3, the capacitor for stabilizing the high voltage generated by the step-up circuit is made of a series body of a capacitive element utilizing FET having a gate insulation film thickness equivalent to an insulation gate type field effect transistor (FET) within the memory device.



LEGAL STATUS

[Date of request for examination]

20.12.1995

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

2851757

[Date of registration]

13.11.1998

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁 (JP) (12) 公開特許公報(A)

(11)特許出願公開番号

特開平6-188387

(43)公開日 平成6年(1994)7月8日

(51)Int.Cl. ⁸		識別記号	庁内整理番号	F I		技術表示簡所
HOIL	27/108					
G11C	11/407					
HOIL	27/04	С	8427-4M			
			7210-4M	HO1L 27/10	325 N	
			6741-5L	G 1 1 C 11/34	354 F	
				審査請求 未請求 請求項の数	5(全 27 頁)	最終頁に続く

(21)出願番号

特顯平4-338705

(22)出顧日

平成 4年(1992)12月18日

(71)出願人 000006013

三菱電機株式会社

東京都千代田区丸の内二丁目 2番 3号

(72)発明者 飛田 洋一

兵犀県伊丹市瑞原 4丁目1番地 三菱電機

株式会社北伊丹製作所内

(72)発明者 富上 健司

兵庫県伊丹市瑞原 4丁目1番地 三菱電機

株式会社北伊丹製作所内


(74)代理人 弁理士 探見 久郎 (外3名)

(54) 【発明の名称】 半導体記憶装置

(57) 【要約】

【目的】 ワード線駆動用高電圧を安定化するための容 量の信頼性を改善する。

【構成】 高電圧を定常的に発生する昇圧回路(40 0) と、昇圧回路からの高電圧を選択ワード線 (3) 上 へ伝達するワード線ドライブ回路(WDi)とを含む半 導体記憶装置において、昇圧回路が発生する高電圧を安 定化させるための容量を、記憶装置内の絶縁ゲート型電 界効果トランジスタ (FET) と同一ゲート絶縁膜膜厚 を有するFETを利用する容量性素子の直列体で構成す る。



٠,١

【特許請求の範囲】

【請求項1】 行列状に配置された複数のメモリセルを 含むメモリセルアレイと、

1

各々に1行のメモリセルが接続される複数のワード線 と、

アドレス信号に応答して、前記複数のワード線からワー ド線を選択するためのワード線選択信号を発生するワー ド線選択手段と、

第1の電源電圧ノードに印加される第1の電源電圧を昇 圧して高電圧を発生する昇圧手段と、

前記ワード線選択手段からのワード線選択信号に応答し て、前記昇圧手段が発生する高電圧を選択されたワード 線上へ伝達するためのワード線駆動手段と、

前記昇圧手段の出力ノードと第2の電源電圧ノードとの 間に互いに直列に接続される複数の容量性素子とを備え る、半導体記憶装置。

【請求項2】 前記メモリセルの各々は、絶縁ゲート型 電界効果トランジスタを含み、かつ前記メモリセルアレ イ部分へ直接信号を伝達する回路部分はその構成要素と して絶縁ゲート型電界効果トランジスタを備え、

前記複数の容量性素子の各々は、前記メモリセルのトラ ンジスタまたは前記回路部分の構成要素のトランジスタ と同じ絶縁膜膜厚を有する絶縁ゲート型電界効果トラン ジスタを用いて構成される、請求項1に記載の半導体記 憶装置。

【請求項3】 前記半導体記憶装置は、外部から与えら れる電源電圧を降圧して内部電源電圧を発生する降圧回

前記複数の容量性素子の各々は、前記内部電源電圧が印 加される回路に含まれる絶縁ゲート型電界効果トランジ スタと同じ絶縁膜膜厚を有する絶縁ゲート型電界効果ト ランジスタを用いて構成される、請求項1に記載の半導 体記憶装置。

【請求項4】 行および列のマトリクス状に配置された 複数のメモリセルを含むメモリセルアレイと、

各々に1行のメモリセルが接続される複数のワード線

アドレス信号に応答して、前記複数のワード線からワー ド線を選択するためのワード線選択信号を発生するワー ド線選択手段と、

第1の電源電圧を昇圧して高電圧を発生する昇圧手段

前記ワード線選択手段からのワード線選択信号に応答し て、前記昇圧手段が発生した高電圧を該選択されたワー ド線上へ伝達するためのワード線駆動手段と、

絶縁ゲート型電界効果トランジスタを構成要素とし、外 部端子と直接接続されて装置外部と信号の入力または出 力を行なうための第1の回路と、

前記第1の回路の前記絶縁ゲート型電界効果トランジス

型電界効果トランジスタで構成され、前記昇圧手段の出 カノードと第2の電源電圧源との間に設けられる容量性 素子とを含む、半導体記憶装置。

【請求項5】 クロック信号が入力されるクロック信号 入力ノードに一方電極が接続される昇圧用容量性素子

電源電位が印加される電源電位ノードと前記昇圧用容量 性素子の他方電極との間に接続される第1のダイオード

前記昇圧用容量性素子の前記他方電極と出力ノードとの 間に接続される第2のダイオード素子と、

前記出力ノードと接地電位ノードとの間に直列に接続さ れる複数の安定化用容量性素子とを備え、前記出力ノー ドに前記電源電位ノードに印加される電源電位よりも高 い電位を出力する高電圧発生手段を備えることを特徴と する、半導体集積回路装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】この発明は半導体記憶装置に関 し、特に、選択されたワード線上へ内部電源電圧以上の 電位レベルに昇圧された駆動信号を伝達するための回路 の改良に関する。より特定的には、この発明は、昇圧ワ ード線駆動信号を発生するために用いられる昇圧回路の 出力電圧を安定化させるための構成に関する。

[0002]

【従来の技術】図25は、従来から用いられているダイ ナミック・ランダム・アクセス・メモリの全体の構成を 概略的に示す図である。図25において、ダイナミック ・ランダム・アクセス・メモリは、情報を記憶するメモ リセルが行および列からなるマトリクス状に配列された メモリセルアレイMAと、外部から与えられる外部アド レスA0~Anに応答して、内部アドレスを発生するア ドレスバッファABと、アドレスパッファABからの内 部行アドレスを受け、メモリセルアレイMAのうちの対 応の行を選択するワード線選択信号を発生するXアコー ダADXと、XデコーダADXからのワード線選択信号 に応答して、このワード線選択信号を増幅して選択され た行(ワード線)上に伝達するワード線ドライブ回路W Dと、アドレスバッファABから内部列アドレスを受 け、メモリセルアレイMAの対応の列を選択する列選択 信号を発生するYデコーダADYとを含む。

【0003】アドレスパッファABは、メモリセルアレ イMAの行を指定する行アドレスとメモリセルアレイM Aの列を指定する列アドレスとを時分割的に受け、それ ぞれ所定のタイミングで内部行アドレスおよび内部列ア ドレスを発生し、それぞれXデコーダADXおよびYデ コーダADYに与える。

【0004】外部アドレスA0~Anにより指定された メモリセル(選択された行と選択された列との交差部に タのゲート絶縁膜と同じ絶縁膜膜厚を有する絶縁ゲート 50 対応して設けられたメモリセル)のデータを説出すため

3

に、XデコーダADXからのワード線選択信号により選 択されかつワード線ドライブ回路WDにより駆動信号が 伝達された行に接続されるメモリセルのデータを検知し 増幅するセンスアンプと、YアコーダADYからの列選 択信号に応答して、メモリセルアレイMAにおいて、選 択された行(ワード線)のメモリセルのうち対応の列に 接続されるメモリセルのデータを出力バッファOBへ伝 達する入出力インタフェース (IO) とを含む。図25 において、センスアンプと入出力インタフェース(I 〇)とが1つのブロックSIにより示される。

【0005】出力パッファOBは、入出力インタフェー ス(IO)を介して伝達された内部データから外部読出 データを生成し、装置外部へ出力する。

【0006】図25においてはデータを読出すための出 カバッファOBのみが示される。データを書込むための 入力パッファも設けられる。この入力パッファは出力パ ッファOBと同一のピン端子を介して装置外部とデータ の入力を行なう構成であってもよく、異なるピン端子を 介してデータを入力する構成が用いられてもよい。入力 パッファは外部書込データから内部書込データを生成 し、入出力インタフェース (IO) を介して選択された メモリセルヘデータを杳込む。

【0007】ダイナミック・ランダム・アクセス・メモ リの各種動作タイミングを制御するための制御信号を発 生するための制御信号発生系周辺回路CGが設けられ る。制御信号発生系周辺回路CGは、外部から与えられ る制御クロック信号、すなわちロウアドレスストローブ 信号/RAS、コラムアドレスストローブ信号/CAS およびライトイネーブル信号/WEに応答して、後に説 明する、ワード線駆動信号φx、イコライズ信号φE、 プリチャージ信号。p、センスアンプ活性化信号。Aお よびøBなどを発生する。制御信号発生系周辺回路CG は、また、ビット線等を所定電位にプリチャージするた めのプリチャージ電位VBをも発生する。

【0008】図26は、図25に示すメモリセルアレイ およびその関連の回路の概略構成を示す図である。図2 6において、メモリセルアレイMAは、行および列のマ トリクス(n行m列)に配列された複数のメモリセル1 と、このメモリセルアレイMAの行に対応して設けられ るワード線WL1、WL2、…WLnと、メモリセルア レイMAの各列に対応して配置されるピット線BL0、 /BLO、BL1、/BL1、…BLm、/BLmを含 む。ピット線BL(ビット線BLO~BLmを総称的に 示す)とピット線/BL(相補ピット線/BLO~/B Lmを総称的に示す)は折返し型相補ビット線対を構成 し、1 対のピット線がメモリセルアレイMAの1列のメ モリセル1を接続する。

【0009】図26においては、ピット線BL0と相補 ビット線/BLOが1つのビット線対を構成し、ビット

構成し、以下同様にして、ピット線BLmと相補ピット 線/Bしmがピット線対を構成する。

【0010】メモリセル1は、1本のワード線と1対の ビット線の交差部に対応して設けられる。すなわち、1 本のワード線WL(ワード線WL1~WLnを総称的に 示す)とピット線対BL,/BLのうちの一方のピット 線との交差部に対応してメモリセル1が設けられる。

【0011】ピット線対BL0、/BL0、…BLm、 /BLmの各々には、ダイナミック・ランダム・アクセ 10 ス・メモリのスタンバイ時に各ピット線の電位をイコラ イズしかつ所定の電位VBにプリチャージするためのプ リチャージ/イコライズ(P/E)回路150が設けら れる。このプリチャージ/イコライズ回路150の各々 はプリチャージ指示信号。Pおよびイコライズ指示信号 øEに応答して導通状態となり、各ピット線BLO、/ BLO~BLm、/BLmの電位を所定のプリチャージ 電位VBにプリチャージしかつイコライズする。

【0012】ピット線対BLおよび/BLの各々に対 し、選択されたメモリセルのデータを検知し増幅するた めのセンスアンプ回路160が設けられる。センスアン プ回路160は、信号線162および164を介してそ れぞれ伝達される第1のセンスアンプ駆動信号ょAおよ び第2のセンスアンブ駆動信号。Bに応答して活性化さ れ、対応のビット線対の電位差を検出して差動的に増幅

【0013】ピット線対BLO、/BLO、…BLm、 /BLmの各々に対して、YアコーダADYからの列選 択信号にY0~Ymに応答してオン状態となり、対応の ピット線対を内部データバスDB、/DBへ接続する列 選択ゲートT0a、T0b、T1a、T1b、…Tn a、およびTnbが設けられる。内部データバスDB、 **/DBは図25に示す出力パッファOBへ接続される。** 【0014】列選択ゲートT0a、T0bはビット線対 BLO、/BLOに対して設けられ、列選択ゲートT1 aおよびT1bがピット線対BL1、および/BL1に 対して設けられ、列選択ゲートTMaおよびTmbはビ ット線対BLm、および/BLmに対して設けられる。 【0015】 YデコーダADYからの列選択信号Y0~ Ymは列アドレスに従って1つのみが活性状態となり、 対応の列選択ゲートがオン状態となる。これにより対応 のピット線対が内部データパスBおよび/DBへ接続さ hs.

【0016】図27は、図26に示す構成のうち1本の ワード線に関連する部分の構成を示す図であり、特に、 ワード線を駆動する回路の構成を具体的に示す図であ る。

【0017】図27において、ワード線3(WLi)と ピット線2(BLj)の交差部に配置されるメモリセル 1は、情報を電荷の形態で記憶するメモリキャパシタ6 線BL1と相補ピット線/BL1とが1対のビット線を 50 と、ワード線3上に伝達されるワード線駆動信号gxi

に応答してオン状態となり、メモリキャパシタ6をビット線2へ接続する選択トランジスタ5を含む。選択トランジスタ5は、nチャネル絶縁ゲート型電界効果トランジスタ(以下、単にnーFETと称す)で構成され、そのゲートがワード線3に接続され、そのソースがビット線2に接続され、そのドレインが配憶ノード4に接続される。

【0018】メモリキャパシタ6は、その一方電極が記憶ノード4を介して選択トランジスタ5のドレインに接続され、他方電極は通常、動作電源電位Vccの1/2の電位を受けるように接続される。

【0019】ワード線3には、寄生容量7が付随する。 この寄生容量7は、メモリセル1の選択トランジスタ5 のゲート容量も含む。

【0020】ワード線3(WLi)に対応して、アドレスバッファからの内部行アドレスをデコードし、ワード 線3(WLi)に対するワード線選択信号を発生する

(単位) XアコーダADXiと、XアコーダADXiの 出力をノード9を介して受けワード線3上にワード線駆 動信号 øxiを伝達する(単位) ワード線ドライバWD ²⁰ iが設けられる。

【0021】 X デコーダAD X i は、選択状態となったとき、"H"の信号をノード9上に発生する。

【0022】ワード線ドライバWDiは、ノード9上に与えられたXデコーダADXiの信号を通過させるnーFET14からノード15上に伝達された信号に応答して、ノード10へ与えられたワード線駆動信号がxをノード13を介してワード線3上へ伝達するnーFET11と、ノード9上に与えられたXデコーダADXの出力を反転するインバータ回路16と、インバータ回路16の出力に応答して、ノード13を介してワード線3(WLi)の電位を接地電位レベルへと放電するnーFET12を含む。

【0023】 n-FET14は、そのゲートに内部動作 電源電圧Vccを受ける。ノード10に与えられるワー ド線駆動信号∮xは内部動作電源電圧Vccよりも高い 電位レベルへ昇圧された信号である。この場合、n-F ET11のセルフブートストラップ機能により、ノード 15の電位が上昇する(n-FETのゲートとドレイン との間の容量結合による)。このとき、ノード15の昇 40 圧電位がノード9へ伝達されるのを防止するためにn-FET14が設けられる。すなわち、n-FET14は デカップリングトランジスタとして機能する。

【0024】インバータ回路16はCMOS構成を備え、その動作電源電圧はノード8に与えられる内部動作電源電圧Vccに設定される(図示せず)。

【0025】このワード線ドライバWDiは、XデコーダADxiからの内部動作電源電圧Vccレベルのワード線選択信号を受け、この信号にワード線3を駆動する能力を与える機能を備える。

6

【0027】パルス状の繰返し信号 ¢ c は、オンチップ のリングオシレータから発生されるかまたは外部から与 えられる。

【0028】高電圧発生回路HVGは、内部電源電圧供給ノード8とノード32との間に設けられるnーFET29と、ノード35とノード27との間に設けられるnーFET30と、ノード28とノード35との間に設けられる容量31と、出力ノード27と第2の電源電圧供給源(接地電位源)との間に設けられる容量33を含む。

【0029】 nーFET29はそのゲートとドレインが接続され、ノード8へ与えられた内部動作電源電圧Vccに従ってノード32を充電する。nーFET30はまたゲートとドレインとが接続され、ダイオードとして機能する。容量31は、ノード28とノード35とを容量結合する。ノード35(ノード32)には寄生容量34が付随する。容量33は、出力ノード27に発生する高電圧Vppを安定化する機能を備える。容量31は、ノード35の電位レベルを繰返し信号φcにより昇圧する機能を備える。この高電圧発生回路HVGは容量31のチャージボンプ機能により、内部電源電圧Vccよりも高い電圧レベルの高電圧Vppを発生する。

【0030】ワード線駆動信号発生回路HSGは、ノー ド17とノード25との間に設けられるpチャネル絶縁 ゲート型電界効果トランジスタ(以下、単にpーFET と称す) 23と、ノード17とノード22との間に設け られるp-FET20と、ノード19へ与えられる側御 信号はx0に応答してノード25を接地電位レベルへ放 電するn-FET24と、制御信号 øx0を反転するイ ンバータ回路26と、インバータ回路26の出力に応答 してノード22の電位を接地レベルへ立下げるn-FE T21を含む。p-FET23とp-FET20はその ゲートとドレインとが交差結合される。ノード17へは 高電圧発生回路HVGからの高電圧Vppが伝達され る。ワード線駆動信号発生回路HSGの出力ノード18 にワード線駆動信号φxが発生する。このワード線駆動 信号発生回路HSGは、ノード19へ与えられる内部動 作電源電圧Vccレベルの制御信号はxoを高電圧Vp p レベルのワード線駆動信号 q x に変換する機能を備え

る。この機能を備える回路の構成は、たとえば特開昭4 9-114337号公報に示されている。

【0031】高電圧発生回路HVGおよびワード線駆動 信号発生回路HSGは、図25に示す制御信号発生系周 辺回路CSGに含まれる。またインバータ回路26は、 CMOS構成を備え、内部動作電源電圧Vccを動作電 源電圧として動作する。高電圧発生回路HVGおよびワ ード線駆動信号発生回路HSGは、ワード線3 (ワード 線WL0~WLn) それぞれに設けられたワード線ドラ イバに対し共通に設けられる。次に図27に示す各回路 部分の動作について説明する。

【0032】まず高電圧発生回路HVGの動作につい て、その動作波形図である図28を併せて参照して説明 する。ノード28へ与えられる繰返し信号。cはオンチ ップまたは外部のたとえばリング発振を利用した発振回 路から発生され、所定の周期およびパルス幅を有するパ ルス信号と仮定する。

【0033】内部動作電源電圧供給端子8に内部動作電 源電圧Vccを印加すると、ノード32および35の電 位は、充電用n-FET29によりVcc-VTNの電 20 位レベルに充電される。ここでVTNはn-FET29 のしきい値電圧である。また、整流用のn-FET30 により、ノード27の電位レベルはVcc-2・VTN の電位レベルに充電される。

【0034】ノード28へ繰返し信号はcが与えられる と、この高電圧発生回路HVGにおける昇圧動作が開始 される。今、説明を簡単にするために、ノード32およ ぴ出力ノード27の電位レベルが上述の電位レベルVc c-VTNおよびVcc-2・VTNの電位レベルに安*

 $V \ 3 \ 2 \ m \ a \ x = (V \ c \ c - V \ T \ N) + C \ 3 \ 1 \cdot V \ c \ c / (C \ 3 \ 1 + C \ 3 \ 4)$

となる。ここで、C34は寄生容量34の容量値を示 す。このときの出力ノード27の電位V27は、ノード 32 (ノード35) の電位V32 (=V35) よりもn **

V27max=V32max-VTN

 $= (V c c - 2 \cdot V T N) + C 3 1 \cdot V c c / (C 3 1 + C 3 4)$

となる。

【0039】実際の回路においては、昇圧容量31の容 量値C31を、寄生容量34の容量値C34に比べて十 分大きくすることは容易である。したがって、近似的に 上述の2つの式における第3項は内部動作電源電圧V c cに等しくなる。今、Vcc=3.3V、VTN=0. 8 V とすると、上述の式から、出力ノード2 7 の電位 V 27 maxit,

V 2 7 max = 2 (V c c - V T N) = 5.0 (V)となる。すなわち出力ノード27の電位V27max は、内部動作電源電圧Vccの1. 5倍程度の大きな値 となる。この高電圧は、大きな容量値を有する安定化容 量33により安定化される。

【0040】次に、ワード線駆動信号発生回路およびワ ード線ドライバの動作について、その動作波形図である 50

*定した後に、この高電圧発生回路HVGにおける昇圧動 作が開始されるものとする。

【0035】ノード32および出力ノード27の電位が それぞれVcc-VTNおよびVcc-2・VTNとな った後に繰返し信号øcが立上がると、ノード35へ昇 圧用容量31を介して電荷が注入され、このノード35 の電位が上昇する。このノード35の電位上昇により、 n-FET30を介して出力ノード27へ電荷が供給さ れ、出力ノード27の電位V27は、

 $\Delta V 2 7 = C 3 1 \cdot V c c / (C 3 1 + C 3 3)$ だけ上昇する。ここで、C31は、昇圧容量31の容量 値、C33は、安定化容量33の容量値を示す。

【0036】次に、繰返し信号acが立下がると、ノー ド32 (ノード35) の電位は、昇圧容量31による容 量結合により低下する。しかしながら、電位V27は、 n-FET30がゲートとドレインとが接続されてダイ オードとして機能しているため、n-FET30が非導 通状態となり、出力ノード27の電位は低下せず、先の 繰返し信号φcの立上がり時において上昇した電位を保 持する。繰返し信号はこの立下がりに応答して低下した ノード32およびノード35の電位はn-FET29に より充電されて電位Vcc-VTNレベルに復帰する。 【0037】上述の動作を繰返すことにより、昇圧容量 31を介してノード32および35へ電荷が注入され、 その電位が上昇する毎に、n-FET30を介して出力 ノード27へ電荷が注入され、出力ノード27の電位が 徐々に上昇していく。

【0038】ノード32 (ノード35) の最終的に到達 する電位V32maxは、

※-FET30のしきい値電圧VTNだけ低い値となる。 すなわち、出力ノード27の最終的な電位V27max

図29を参照して説明する。

【0041】時刻 t 0 において、制御倡号 ø x 0 が "L"レベルのとき、.n-FET24はオフ状態であ り、一方n-FET21はインバータ回路26によりオ ン状態となる。これによりノード22の電位が接地電位 レベルの"L"となり、ノード25の電位はp-FET 23を介してノード17へ与えられた高電圧Vppレベ ルとなる。ノード25の電位が高電圧Vppレベルとな ると、p-FET20は完全にオフ状態となり、ノード 22の電位は、n-FET20を介して確実に接地電位 レベルまで放電され、ワード線駆動信号oxの電位レベ ルは完全に接地電位レベルとなる。

【0042】一方、ワード線ドライバWDiにおいては XアコーダADXiの出力電位(ノード9の電位)が "L" (接地電位レベル) であり、n~FET12がオ

ン状態、n-FET11がオフ状態となる。これにより ワード線3上のワード線駆動信号φxiの電位レベルは 接地電位レベルの"L"となる。

【0043】次いで、ロウアドレスストローブ信号/R AS (図25参照) が "L" に立下がると、行選択動作 が始まる。このロウアドレスストローブ信号/RASの 立下がりに応答してXデコーダADX (図25参照)が 行選択動作を実行する。今、図27に示す(単位) X デ コーダADXiが選択される状態を想定する。

【0044】時刻tlにおいてノード9の電位レベルが 10 内部電源電圧Vccレベルに立上がると、ワード線ドラ イバWDiのインバータ回路16の出力は接地電位レベ ルの"し"となりn-FET12がオン状態からオフ状 態となり、またノード15がn-FET14を介してノ ード9から充電され、その電位レベルが上昇する。ノー ド9とノード15との間にはn-FET14が設けられ ており、このn-FET14のゲートは内部動作電源電 圧Vccを与える電源電圧供給ノード8に接続される。 したがって、ノード15の電位レベルはVccーVTN の電位レベルまで上昇する。ここでVTNはn-FET 14のしきい値電圧である。これにより、n-FET1 1がオン状態となり、ワード線3は、nーFET11お よび21を介して放電され、接地電位レベルを維持す る。

【0045】ノード9上の電位レベルが安定すると、ノ ード19へ与えられる制御信号 φx 0が時刻 t 2 におい て "H"に立上がる。この制御信号 4 x 0 はロウアドレ スストローブ信号/RASの立下がりに応答して所定時 間経過後に内部動作電源電圧Vccレベルにまで立上が る。制御信号 φ x 0 が内部動作電源電圧 V c c レベルに 30 まで立上がると、n-FET24がオン状態となり、n -FET21がオフ状態となる。これにより、ノード2 5がn-FET24により接地電位レベルへと放電さ れ、これに応じてローFET20がオン状態となり、ノ ード22の電位を上昇させる。最終的に、pーFET2 3がオフ状態となり、ノード25が接地電位レベルにま で低下すると、ノード22の電位レベルはp-FET2 0を介してノード17へ与えられた高電圧Vppレベル となる。これにより、ワード線駆動信号φχが発生され

【0046】ワード線ドライバWDiにおいてはノード 10へ高電圧Vppレベルのワード線駆動信号φxが与 えられると、ノード15の電位レベルは、n-FET1 1のセルフプートストラップ機能により(nーFETの ゲートとドレインとの容量結合により)、ノード15の 電位レベルはこのノード10の電圧変化分(高電圧Vp p) だけ上昇する。この結果、ノード 15 の電位レベル はVcc-VTN+Vppレベル、すなわち、Vpp+ VTN以上となり、n-FET11におけるしきい値電 圧の損失なく、ワード線3上に伝達されるワード線駆動 50 10

信号 a x i の電位レベルは高電圧 V p p のレベルにまで 上昇する。

【0047】このワード線3上に伝達されるワード線駆 動信号φxiが高電圧Vppレベルにまで上昇すること により、メモリセル1内の選択トランジスタ5が高速で 十分なオン状態となり、この選択トランジスタ(nーF ET) 5におけるしきい値電圧の損失なくメモリ容量6 に格納された電荷がピット線2上に伝達される。

【0048】この後センスアンプのセンス動作などが行 なわれ、選択されたメモリセルのデータの読出しまたは 杏込みが実行される。

【0049】1つのメモリサイクルが完了すると、時刻 t 3において制御信号φxOが"L"に立下がり、また XアコーダADXiの出力も "L" に立下がり、各信号 およびノードの電位は時刻 t 0 のときと同様の状態に復

【0050】ここで、ワード線3の充電動作、すなわち その電位の立上げについて詳細に説明すると以下のよう になる。

【0051】ワード線3の充電は、高電圧発生回路HV Gに含まれる安定化容量33からワード線3の寄生容量 7への電荷の転送によって実現される。したがって、高 電圧発生回路の出力ノード27の電位レベルは、ワード 線選択時においてワード線3に電荷が転送されるため、 幾分低下する。しかしながら安定化容量33の容量値を ワード線3の寄生容量7の容量値に対し十分大きな値に 設定しておけば、出力ノード27の電位レベルはほとん ど低下せず、したがって選択ワード線の電位レベルもそ の高電圧Vppレベルを保持することができる。

【0052】すなわち、ワード線3の電位レベルV(W L) は、

 $V (WL) = C33 \cdot V_{pp} / (C33 + C7)$ で与えられるため、寄生容量7の容量値C7が安定化容 量33の容量値C33に比べて無視することのできる値 であれば、ワード線3上の電位レベルは高電圧Vppレ ベルとすることができる。

【0053】安定化容量33には、高密度、高集積化の 観点から、比較的大きな容量値を小占有面積で実現する ことのできるスペース効率の良い容量を用いることが必 要となる。このような容量として、一般に絶縁ゲート型 電界効果トランジスタを利用するMOSキャパシタが利 用される。

【0054】図30 (A) にMOSキャパシタの断面構 造を示し、図30(B)にその電気的接続回路を示し、 図30(C)に電気的等価回路を示す。

【0055】図30(A)において、MOSキャパシタ は、P型半導体基板101上の所定領域に形成されるN 型不純物領域102aおよび102bと、半導体基板1 01の表面上に形成されるゲート絶縁膜(キャパシタ絶 緑膜) 104と、ゲート絶縁膜104上に形成されるゲ 1:

ート電極103とを備える。不純物領域102aおよび 102bは容量の一方の電極取出部(図30(A)にお いて接地電位GND、すなわち接地線に接続される電極 取出部)を与える。ゲート電極103は、容量の他方電 極を構成し、多結晶シリコン、またはモリブデンシリサ イドもしくはタングステンシリサイド等の高融点金属シ リサイド等、または多結晶シリコンと高融点金属との多 層構造により形成される。

【0056】ゲート電極103は高電圧Vppを受ける 出力ノード27に接続される。ゲート電極103と出力 10 ノード27との間の電源配線および接地線はアルミニウ ム等の低抵抗金属で形成される。ゲート絶縁膜104 は、二酸化シリコン (SiO2) などの絶縁膜を用いて 形成される。ソースおよびドレイン電極108は、アル ミニウム等の低抵抗導体で形成され、不純物領域102 aおよび102bと電気的に接触し、接地線からの接地 電位GNDを不純物領域102aおよび102bへ与え

【0057】電極103および108を互いに電気的に 絶縁するために、層間絶縁膜109が設けられる。

【0058】ゲート電極103に、そのしきい値電圧以 上の電圧が印加されると、半導体基板101表面に反転 層(N型反転層)101が形成される。この反転層10 1が、容量の一方電極を形成する。すなわち、図30

(A) に示すMOSキャパシタにおいて、容量の一方電 極は反転層101であり、他方電極はゲート電極103 である。反転層101には、不純物領域102を介して 接地電位GNDが印加される。一方電極の接地電位GN Dへの接続が実現され、かつ他方電極 (ゲート電極 10 3) に高電圧 V p p が印加されると、この容量は図27 *30 Eは、

 $E = V/t = 3. 3 \cdot 1. 5/100 = 5 \cdot 106 [V/cm]$

となり、絶縁耐圧10・106 V/cmよりも十分低い 電界がゲート絶縁膜に印加されており、これによりゲー ト絶縁膜の信頼性を確保することが図られている。

【0064】しかしながら、ダイナミック・ランダム・ アクセス・メモリの動作寿命試験を行なったところ、5 Vを動作電源電圧とするダイナミック・ランダム・アク セス・メモリの寿命よりも3.3 Vを動作電源電圧とす るダイナミック・ランダム・アクセス・メモリの寿命が 短くなることが判明した。ここで、動作寿命試験におい 40 て、3.3 Vのダイナミック・ランダム・アクセス・メ モリに対しては周囲温度125℃、内部動作電源電圧Ⅴ て1000時間動作させ、5 Vを動作電源電圧 V c c と するダイナミック・ランダム・アクセス・メモリに対し ては周囲温度125℃、動作電源電圧Vccが7.5V (Vpp=7.5×1.5=11.25(V))を用い て動作寿命試験を行なった。

【0065】さらに動作条件を過酷にし、1000時間 の動作寿命試験が1500時間の動作寿命試験に対応す 50 りにおいては、同じ動作電源電圧が3.3Vであって

12

*に示す安定化容量として機能する。

【0059】MOSキャパシタは、メモリチップ内部で 使用されるMOSトランジスタ(絶縁ゲート型電界効果 トランジスタ)と同一の構成を有しており、MOSトラ ンジスタのソース電極およびドレイン電極を共通に接地 電位GNDに接続したMOSトランジスタと見なすこと ができる(図30(B)および図30(C)参照)。

【0060】 図30 (A) に示すようなMOS構造の容 量を用いるのは、メモリチップ上ではこの構造を用いた 容量では誘電体(キャパシタ絶縁膜)の厚さを薄くする ことができ、また、その近傍の回路の空き領域を利用し て形成することができ、スペース効率の良い容量を形成 することができるからである。

[0061]

【発明が解決しようとする課題】一般的に、ダイナミッ ク・ランダム・アクセス・メモリにおいては、選択ワー ド線の電位レベルは、メモリセルからのデータの読出速 度を速くするためおよびメモリセルに十分な電位レベル のデータを高速で普込むための理由により内部動作電源 20 電圧 (より厳密にはメモリセルに書込まれる高レベル側 のデータに対応する電位レベル)の約1.5倍の電位レ ベルが必要とされる。

【0062】ダイナミック・ランダム・アクセス・メモ リにおいて用いられるFET(絶縁ゲート型電界効果ト ランジスタ)は、その動作速度などの性能および安定性 などを考慮して、そのゲート絶縁膜の膜厚が決定され る。たとえば、動作電源電圧が3.3 Vの場合、FET のゲート絶縁膜は100A程度に設定される。

【0063】この場合、ゲート絶縁膜に印加される電界

るような加速動作寿命試験を行なったところ、通常の規 格の動作寿命試験では3,3 Vおよび5,0 VのV c c のDRAMの不良率にはほぼ差はなかったが、加速寿命 動作試験においては、3.3 V動作のダイナミック・ラ ンダム・アクセス・メモリの不良率が5 V動作のダイナ ミック・ランダム・アクセス・メモリのそれよりも高く なる場合があった。

【0066】この原因を追及すると、高電圧安定のため に用いられる容量が絶縁破壊を生じており、高電圧出力 ノードと接地電位との短絡が生じ、高電圧を安定に発生 することができなくなっているのが1つの主要原因であ ることが判明した。この絶縁破壊が生じる原因として は、製造時におけるゲート絶縁膜の膜厚のばらつきによ り、許容値よりも大きな電界が印加される場合があるの が1つの原因であった。膜厚のばらつきの基準値が5人 であっても、膜厚が薄くなれば、その影響は大きくなる ためである。

【0067】ダイナミック・ランダム・アクセス・メモ

も、高密度および高集積化のためまたコストダウンのため、FETのサイズが小さくされ、応じてゲート絶縁膜の膜厚が90A、80Aとさらに薄くされる。このため、高電圧安定化のための容量の絶縁特性を十分に改善する必要がある。

【0068】また、たとえ、高電界の印加による瞬時の 絶縁破壊が生じなくても、長期にわたる電界印加のスト レスによる絶縁膜の疲労破壊(経時絶縁破壊TDDB) が生じることが知られており、このため、たとえ絶縁破 壊を起こさない電界が印加される場合であっても絶縁破 壊が生じる場合があり、高電圧安定化用の容量の絶縁特 性の信頼性を確保する必要がある。

【0069】またこのような安定化容量の絶縁特性の問題は、半導体記憶装置に限らず、一般に、高電圧を内部で発生して利用する集積回路装置においても同様に発生する。

【0070】それゆえ、この発明の目的は安定にワード 線駆動用の高電圧を発生することのできる安定化容量を 備えた半導体記憶装置を提供することである。

【0071】この発明の他の目的は、ワード線駆動用の 20 高電圧を安定化するための容量の信頼性を改善すること である。

【0072】この発明のさらに他の目的は、安定にチップ内部で高電圧を発生する高電圧発生回路を備える半導体集積回路装置を提供することである。

[0073]

【課題を解決するための手段】この発明に係る半導体記憶装置は、要約すれば、ワード線駆動用高電圧を安定化させるための容量として、複数の容量性素子の直列体を用いるか、または、静電破壊防止のために絶縁耐圧が十分大きくされた、外部端子に直接接続される入力/出力回路に含まれるFETを用いるものである。

【0074】すなわち、請求項1に係る発明は、内部動作電源電圧を昇圧して高電圧を発生する昇圧手段と、この昇圧手段が発生する高電圧を選択されたワード線に伝達するワード線駆動手段と、昇圧手段の高電圧出力ノードと第2の電源電圧源との間に直列に接続される複数の容量性素子とを含む。

【0075】請求項2に係る発明は、請求項1における容量性素子として、メモリセルに含まれるFETまたは、メモリセルアレイへ直接信号を伝達する回路部分の構成要素のFETと同じゲート絶縁膜膜厚を有するFETを用いる。

【0076】請求項3に係る発明は、外部電源電圧を降 圧して内部動作電源電圧を発生する降圧手段を含み、請 求項1における容量性素子の各々は、この降圧された内 部電源電圧が印加される回路の構成要素であるFETと 同じゲート絶縁膜膜厚を有するFETを用いる。

【0077】 請求項4に係る発明は、内部動作電源電圧 を昇圧して高電圧を発生する昇圧手段と、この昇圧手段 50 14

が発生する高電圧を選択されたワード線上へ伝達するワード線駆動手段と、外部端子と直接接続され装置外部と信号の入力または出力を直接行なうための、FETを構成要素とする入力または出力回路と、入力または出力回路の構成要素のFETと実質的に同じゲート絶縁膜膜厚を有するFETを用いて構成され、昇圧手段の高電圧出力ノードと第2の電源電圧源との間に接続される容量性 素子とを含む。

【0078】請求項5に係る発明は、半導体集積回路装置に含まれる高電圧発生手段を、クロック信号が入力されるクロック信号入力ノードに接続される一方電極を有する昇圧用容量性素子と、電源電位が印加される電源電位ノードと昇圧用容量性素子の他方電極との間に接続される第1のダイオード素子と、昇圧用容量性素子の他方電極と出力ノードとの間に接続される第2のダイオード素子と、出力ノードと接地電位ノードとの間に直列に接続される複数の安定化用容量性素子とで構成したものである。出力ノードには電源電位ノードに印加される電源電位よりも高い電位が出力される。

[0079]

【作用】請求項1に係る発明における容量性素子の直列体が、その容量分割により個々の容量性素子に印加される電界を緩和し、これにより高電圧印加時における容量性素子の信頼性を保証し、高信頼度の高電圧安定化用容量を実現することができる。

【0080】請求項2に係る発明においては、メモリセルトランジスタまたはメモリセルアレイ駆動部のトランジスタと同一製造プロセスで高電圧安定化用に用いられるFETを作成することができ、余分の製造プロセスを追加することなくゲート絶縁膜膜厚が十分制御されかつスペース効率に優れた高信頼度の高電圧安定化用容量が得られる。

【0081】請求項3に係る発明においては、内部降圧 電圧が印加される回路のFETと同一製造プロセスで容 量性素子を高電圧安定化用容量性素子を製造することが でき、ゲート絶縁膜膜厚が十分制御されたスペース効率 の良い高信頼度の高電圧安定化容量を複雑な製造プロセ スを追加することなく実現することができる。

【0082】請求項4に係る発明においては、外部端子 に直接接続される回路のFETのゲート絶縁膜膜厚は静 電破壊防止のため十分厚くされ、このため1個のFET を用いて高信頼度の高電圧安定化容量を実現することが できる。

【0083】 請求項5に係る発明においては、安定化用の容量性素子が複数個直列に接続されるため、個々の安定化用容量性素子に印加される電界が緩和される。したがって、高電圧が発生された場合においても安定化用容量性素子の信頼性が確保され、安定に半導体集積回路装置内部で高電圧を発生することができる。

0 [0084]

【実施例】図1はこの発明の一実施例である半導体記憶装置の要部の構成を示す図である。図1において、ワード線駅動信号発生回路HSG、(単位) XデコーダAD Xi、ワード線ドライバWDiは図27に示すものと同一構成を備え、同じ動作を実行するため、対応する部分には同一参照符号を付し、その詳細説明は省略する。ワード線駆動信号発生回路HSGおよびワード線ドライバWDi(ワード線ドライバ回路WD)は選択ワード線を駆動するためのワード線駆動手段900を構成する。また、図1においては、図27の構成と同様、1本のワード線3と、1本のピット線2と、メモリセル1とが示される。メモリセル1は、1個の選択トランジスタ5と、メモリキャパシタ6とを含む。

【0085】昇圧ワード線駆動信号を発生するための高電圧発生回路HVGは、繰返し信号φcに応答して内部動作電源電圧Vccから高電圧Vppを発生するための昇圧部400が発生する高電圧を安定化するための安定化容量330を含む。安定化容量330は、この昇圧部400の出力ノード27と第2の電源電圧源(接地電位)との間に直列に接続される複数(図1においては2個)の容量性素子33aおよび33bを含む。昇圧部400は、図27に示す高電圧発生回路HVGにおいて、昇圧容量と2つのダイオード接続されたnーFETとを備える。すなわち、昇圧部400は、繰返し信号φcに応答してチャージボンプ動作により高電圧Vppを発生する。

【0086】安定化容量330において、容量性素子33aおよび33bに印加される電圧V33aおよびV33bは、ノード27に発生する高電圧をVppとすると、V33a=C33b・Vpp/(C33a+C33b)、V33b=C33a・Vpp/(C33a+C33b)、で与えられる。ここでC33aおよびC33bは容量性素子33aおよびC33bが等しければ、容量性素子33aおよびC33bが等しければ、容量性素子33aおよびC33bが等しければ、容量性素子33aおよび33bに印加される電圧は、図27に示す1個の容量で構成する安定化容量の場合に比べて1/2倍(=Vpp/2)となり、キャパシタ絶縁膜の膜厚が薄くても各容量性素子に印加される電圧が大幅に低減されるため、この安定化容量330の絶縁特性

(絶縁耐圧および経時絶縁破壊特性)が大幅に改善され、信頼性の高い安定化容量を実現することができ、安定に高電圧 V p p を発生することができる。

【0087】安定化容量330の容量値は、ワード線3の寄生容量7の容量値よりも十分大きい値に設定される。しかしながら、安定化容量330の占有面積と高電圧Vpp発生時の出力ノード27の充電速度(すなわち充電時間)とを考慮して、好ましくは安定化容量330の容量値は寄生容量7の30倍程度の大きさに設定される。たとえば、4Mダイナミック・ランダム・アクセス・メモリにおいて、客生容量7の容量値が通常、10p

16

F程度であり、安定化容量330の容量値C330は約300pFに設定される。

【0088】容量性素子33aおよび33bは直列に接続されるため、安定化容量330の容量値C330よりも容量性素子33aおよび33bそれぞれの容量値C33aおよびC33bは大きくする必要がある。このため、容量性素子33aおよび33bとしては、できるだけスペース効率の良い素子構造を利用する必要がある。

【0089】図2は、図1に示す安定化容量の具体的構成を示す図である。図2に示す安定化容量は、n-FE Tを用いて構成されるMOSキャパシタ構造を備える。容量性素子33aおよび容量性素子33bはp型半導体基板200の表面に形成された素子分離膜(フィールド酸化膜)220により分離される。

【0090】容量性素子33aは、p型半導体基板200の表面の所定領域に形成されたn型不純物領域202aおよび202bと、不純物領域202aおよび202bの間の半導体基板200の表面上にゲート絶縁膜204を介して形成されるゲート電極203とを備える。不純物領域202aおよび202bには電極取出層208が設けられ、ゲート電極203には電極取出層231aが設けられる。

【0091】容量性素子33bは、容量性素子33aと同様、n型不純物領域212aおよび212bと、ゲート絶縁膜214を介して半導体基板200表面上に形成されるゲート電極213とを含む。不純物領域212aおよび212bに対しては電極取出層218が設けられる。また、ゲート電極213に対しては電極取出層231bが設けられる。

【0092】容量性素子33aの不純物領域202aおよび202bは、電極取出層208および電極取出層231bを介して容量性素子33bのゲート電極213に接続される。容量性素子33aのゲート電極203は、電極取出層231aを介して高電圧Vppを受けるように接続される。容量性素子33bの不純物領域212aおよび212bは電極取出層218を介して接地電位GNDを受けるように接続される。

【0093】図2に示すように、絶縁ゲート型電界効果トランジスタを利用して安定化容量を形成すれば、この 40 半導体記憶装置において用いられる絶縁ゲート型電界効果トランジスタと同一製造工程で安定化容量を製造することができ、余分の製造工程を追加することなく、スペース効率の良い膜厚制御の優れた容量を得ることができる。この場合、製造プロセスにおいてゲート絶縁膜にぱらつきが存在しても、容量分割により各容量性素子33 aおよび33bそれぞれに印加される電圧は十分低い電圧に設定することができるため、絶縁特性に優れた安定化容量を実現することができる。

る。たとえば、4Mダイナミック・ランダム・アクセス 【0094】図3は、図2に示す安定化容量の接続構成 ・メモリにおいて、寄生容量7の容量値が通常、10p 50 を示すとともにその電気的等価回路を示す図である。図

3 (a) において容量性素子33aのゲート電極203 が高電圧Vppに接続され、容量性素子33aの不純物 領域がともに結合されて容量性案子33bのゲート電極 213に接続され、容量性素子33bの不純物領域がと もに電極取出層218を介して接地電位に接続される。 これは、図3(b)に示す容量が高電圧Vppと接地電 位との間に直列接続された構造と電気的に等価である。

【0095】図2に示す構成においては、n-FETを 利用してMOSキャパシタを実現している。これに代え て、p-FETを利用することもできる。

【0096】図4は、図1に示す安定化容量の他の構成 例を示す図である。図4 (a) において、安定化容量 は、高電圧Vppと接地電位との間に直列に接続される p-FETを用いて構成される容量性素子33cおよび 3 3 dを含む。容量性素子3 3 はその不純物領域が髙電 圧Vpp接続され、ゲート電極が容量性素子33 dの不 純物領域に接続される。容量性素子33dのゲート電極 が接地電位に接続される。この構成であっても、半導体 記憶装置においては、p-FETが利用されており(た とえばCMOS構成のインバータ回路)、容易に半導体 記憶装置におけるp-FET製造工程と同一製造工程で 容量性素子33cおよび33dを製造することができ

【0097】図4(b)においては、安定化容量は、 n -FETを用いて構成される容量性素子33aと、p-FETを用いて構成される容量性素子33dを含む。容 量性素子33aのゲート電極が高電圧Vppに接続さ れ、その不純物領域が容量性素子33dの不純物領域に 接続される。容量性素子3dのゲート電極が接地電位に 接続される。

【0098】図4 (c) に示す安定化容量は、p-FE Tを用いて構成される容量性素子33cと、n-FET を用いて構成される容量性素子33bを含む。容量性素 子33cの不純物領域が高電圧Vppに接続され、その ゲート電極が容量性素子33bのゲート電極に接続され る。容量性素子33bの不純物領域が接地電位に接続さ れる。

【0099】この図4 (a)、(b)、および(c)に 示す安定化容量の等価回路は図3 (b) に示すものと同 様であり、これらの場合においても直列接続された容量 40 を用いて安定化容量を実現することができ、各容量性素 子33a~33dに印加される電圧を緩和することがで き、絶縁特性の優れた安定化容量を実現することができ る。また、p-FETおよびn-FET両者を用いて構 成する場合、この半導体配憶装置のCMOS回路部分と 同一製造プロセスで作成することができ、追加の製造プ ロセスを付加させることなく安定な容量性素子を実現す ることができる。

【0100】高電圧安定化用の容量性素子に用いるFE

18

Tと同一構造(同一ゲート絶縁膜膜厚)のものが利用さ れる。すなわち、容量性33aおよび33b(33cお よび33d)と半導体記憶装置内のFETとは同一製造 プロセスで作成される。以下、この製造プロセスについ て簡単に説明する。

【0101】今、図5に示すように半導体チップ200 の領域【と領域】【にFETを製造する場合を考える。 領域Ⅰは高電圧安定化のための容量性素子が形成される 領域であり、領域IIは、他の回路部分におけるFET 10 が形成される領域である。今、この領域【および【【そ れぞれにおいてn-FETを形成する場合を考える。

【0102】まず、図6 (a) および (b) に示すよう に、p型半導体基板500表面上に、薄い熱酸化膜(パ ッド酸化膜) 502を成長させ、次いでCVD (化学的 気相成長法)によりシリコン窒化膜504を成膜し、2 屠絶緑膜を形成する。ここで、図6 (a) は図5におけ る領域IにおけるFET形成プロセスを示し、図6

(b) は図5に示す領域IIにおけるFET形成プロセ スを示す。以下の説明においても、各図において(a) は安定化容量のための容量性素子の形成プロセスを示 し、(b)で、他の回路部分のFET形成プロセスを示っ す。

【0103】図7(a)および(b)に示すように、レ ジスト膜を形成した後フォトリソグラフィを用いてこの レジスト膜をパターニングしてレジストパターン506 を形成し、このレジストパターン506をマスクとして 素子分離領域となる部分のシリコン窒化膜504をエッ チング除去する。

【0104】図8に示すように、寄生MOSFETのし きい値電圧を所定値以上に設定するために、このレジス トパターン506をマスクとして素子分離領域の半導体 基板500表面上にたとえばポロンからなるp型不純物 をイオン注入し、チャネルストップ用のイオン注入領域 508を形成する。ここで、寄生MOSFETは、配線 材料とフィールド酸化膜と半導体基板とで構成されるM OS構造に起因する寄生FETを示す。この寄生MOS FETが導通状態となる臨界電圧すなわちしきい値電圧 を十分高くし、素子間の絶縁を図る必要がある。このた めチャネルストップ用のイオン注入が実行される。

【0105】次いで、図9に示すようにレジストパター ン506を除去した後、シリコン窒化膜504をマスク として熱酸化を行ない、素子分離領域に選択的に厚い膜 厚の二酸化シリコン膜(フィールド酸化膜)510を成 長させる。このようなフィールド酸化法をLOCOS (シリコンの局所酸化) 法と呼ぶ。このとき、フィール ド酸化膜510は、シリコン窒化膜504下にも成長 し、シリコン窒化膜504はその一部が持ち上げられる (バーズビーク)。このフィールド酸化膜510の成長 時に、チャネルストップ用不純物注入領域504が拡散 Tは、前述のごとく、半導体記憶装置に利用されるFE 50 されかつ活性化され、チャネルストップ領域508aが フィールド酸化膜510下に形成される。この一連の工 程により、案子分離が完了する。

【0106】図10において、不要となったシリコン窒 化膜504およびパッド酸化膜502はエッチング除去 され、半導体基板500の表面が露出する。

【0107】図11において、基板表面が露出した部分 に対し熱酸化を行ない、薄い膜厚のゲート酸化膜512 を成長させる。一般に、このゲート酸化膜512は、M OSFETのしきい値電圧を決定する主要要因となるた め、この膜厚の制御および膜質に対し十分考慮が払われ

【0108】図12において、MOSFETのしきい値 電圧を所定値に設定するため、たとえばボロンである p 型不純物のイオン注入が行なわれる。この図12に示す イオン注入は、FETのしきい値電圧制御を目的として おり、しきい値電圧が異なるトランジスタを作成する場 合には、レジストをマスクとし、必要なFETに対して のみp型またはn型の不純物イオン注入が実行される。

【0109】図13において、n型多結晶シリコンをた とえばCVD法を用いて全面に堆積する。続いて、レジ ストパターン516をマスクとして、この多結晶シリコ ンをエッチングし、ゲート電極514を形成する。ここ で、ゲート電極の材料として多結晶シリコン層514に 代えて、モリブデンシリサイド、タングステンシリサイ ドなどの高融点シリサイド層などが利用されてもよい。

【0110】図14において、レジストパターン514 を除去した後、ゲート電極層514とフィールド酸化膜 510をマスクとして、自己整合的に高濃度のn型不純 物(リンまたは砒素等)をイオン注入し、続いて熱処理 を行ない、注入イオンの電気的活性化を行ない、ソース 領域およびドレイン領域516を形成する。この過程に より、MOSFETの基本構造が形成される。

【0111】ここで、フィールド酸化膜510上に形成 されたポリシリコン層は、他の配線層であり、このゲー ト電極層 5 1 4 と同一プロセスで形成される配線層を示 す。このような配線層としては、たとえばメモリセルア レイ部におけるワード線がある。

【0112】図15において、PSG膜 (リンガラス 膜) 518をたとえばCVD法により堆積し、層間絶縁 膜を形成する。このCVD法による堆積の後、PSG膜 40 518のリフロー処理を実行し、このPSG膜表面の平 坦化を行なう。

【0113】図16において、この層間絶縁膜(PSG 膜)518に対しレジストパターンをマスクとして選択 的にエッチングを行なって、ソースおよびドレイン領域 516表面を露出させる(コンタクト孔の形成)。この 後、半導体基板路出表面全面にわたってたとえばアルミ ニウムである低抵抗導体をたとえばPVD(物理的気相 成長法)またはCVD法を用いて成膜し、続いてレジス

20

電極配線層520aおよび520bを形成する。その後 電極配線層 5 2 0 a および 5 2 0 b とソースドレイン領 域516との良好なオーミックコンタクトを形成するた め熱処理(シンター)を実行する。この図16に示す概 成において、図16 (a) に示す容量性素子形成領域に おいてはFETの電極配線層520bは隣接素子におい ても伸びるようにパターニングされる。

【0114】すなわち、図17に示すように、この安定 化容量に含まれる容量性素子として機能するために、電 極配線層520bは容量性繁子33bのゲート電極51 4 bに接続される(このゲート電極514 bに対するコ ンタクト孔は図16に示す工程においてソースおよびド レイン領域に対するコンタクト孔形成時と同時に形成さ れている。) また、容量性素子33bの電極配線層52 0 c は後工程において接地電位に接続されるように配線 される。また、容量性素子33aのゲート電極層514 aは高電圧Vppを受けるように配線される。この配線 工程により、図16(b)に示す他の回路部分における FETと同一構造を備える容量性素子を何ら追加の製造 プロセスを必要とすることなく作成することができる。 【0115】図18において、最上層の電極配線層52 0a、520b、および520cは、たとえば、アルミ ニウムで構成される。この電極配線層の腐食および汚染 を防止するために、図18に示すように、PSG膜また はプラズマCVD法によるシリコン窒化膜による保護膜 522を形成し、図示しないレジストパターンをマスク として、外部端子との接続を行なうためのバッド部分ま たは多層配線構造における他の配線層(この場合、保護 膜は層間絶縁膜である)との接続のためのパイヤホール 524を形成し、この後不要となったレジスト膜を除去 する。

【0116】上述の構成により、安定化容量素子と他の 回路部分におけるFETとを同一製造プロセスで形成す ることができ、安定化容量性素子を半導体記憶装置に用 いられるFETと同一構造とすることができる。

【0117】なお、上述の実施例においては、半導体記 憶装置内のn-FETを用いて容量性素子を形成してい る。このn-FETは上述の構成においては、一般の回 路内部のn-FETを用いるように示される。この高電 圧安定化用容量性素子としては、図19 (A) に示すよ うに、メモリセル1の選択トランジスタ5と同一構造を 備えるものであってもよい。

【0118】図19 (A) において、メモリセル1の選 択トランジスタ5は、半導体基板550の表面に形成さ れるソース領域となる不純物領域551cと、ドレイン 領域となる不純物領域551dと、この不純物領域55 1 c および 5 5 1 d の間の半導体装板 5 5 0 表面上にゲ ート絶縁膜557を介して形成されるゲート電極層55 4 c と、不純物領域 5 5 1 d に形成され、メモリセルキ トパターン(図示せず)を用いてエッチングして所定の 50 ャパシタの一方電極 (ストレージノード) を形成する電 極層 5 5 3 と、この電極層 5 5 3 上に形成されるメモリセルキャパシタの他方電極(セルプレート)となる電極層 5 5 5 を含む。通常、ゲート電極層は第1 多結晶シリコン層で形成され、電極層 5 5 3 は第2 9 結晶シリコン 層で形成され、電極層 5 5 5 は第3 9 結晶シリコン 層で形成される。ソース領域となる不純物領域 5 5 1 c に対して形成される電極配線層 5 5 6 c (ビット鏡) はアルミニウム等の低抵抗層を用いて形成される。

【0119】安定化容量330は、半導体基板550上 に形成される不純物領域55laおよび55lbと、こ の不純物領域551に形成されるゲート電極554aお よび不純物領域551b上に形成されるゲート電極55 4 bを含む。この不純物領域 5 5 1 a および 5 5 1 b は、メモリセルの選択トランジスタ5の不純物領域55 1 c および 5 5 1 d と同一製造プロセスで形成される。 またゲート電極層554aおよび554bは選択トラン ジスタ5のゲート電極554cと同一プロセスで形成さ れる。安定化容量330において、不純物領域551b は電極配線層556bを介して接地電位を受けるように 接続され、電極配線層556aは、ゲート電極554b に接続される。ゲート電極554aは、高電圧Vppを 受けるように接続される。この場合、電極配線層556 bおよび556aは、電極配線層556cと同一プロセ スで形成される。なおメモリセル構造として、図19 (A) に示すようなスタックトキャパシタ構造ではな

【0120】図19(B)にCMOSプロセスで形成した安定化容量の構成を示す。図19(B)において、安定化容量330は、容量性素子33aおよび33dを含む。容量性素子33aは、n型半導体基板570の所定領域に形成されたp型ウェル580と、このp型ウェル580の表面に形成されるn型不純物領域582と、不純物領域582の間のウェル領域表面上にゲート絶縁膜584を介して形成されるゲート電板586を含む。

く、トレンチキャパシタ構造が利用されてもよく、また

他のキャパシタ構造を備えるものであってもよい。

【0121】容景性素子33dは、n型半導体基板570の表面に形成されるp型不純物領域572と、この不純物領域572と同じの基板表面上にゲート絶縁膜574を介して形成されるゲート電極576を含む。不純物領域572は不純物領域582と接続される。ゲート電極576は、接地電位GNDを受けるように接続され、ゲート電極576は、接地電位GNDを受けるように接続される。容量性素子33dはp-FETを利用して形成され、容量性素子33dはp-FETを利用して形成される。半導体記憶装置におけるCMOS回路部分と同一製造プロセスで安定化容量を形成することができる。

【0122】図20は、この発明の他の実施例である半 導体記憶装置の構成を示す図である。図20において、 オンチップのリングオシレータ630から繰返し信号 ø c が発生され、高電圧発生回路HVG (ノード28) へ 50 22

与えられる。高電圧発生回路HVGは、昇圧部400 と、安定化容量330を含む。この構成は図1に示すも のと同様である。

【0123】ワード線ドライバWDiは各ワード線3 (WLi) に対応して設けられ、またXデコーダADX iもワード線ドライバWDiに対応して設けられる。 【0124】ワード線ドライバWDiは、ノード9へ与

えられるXアコーダADXiの出力を通過させるための n-FET614と、高電圧Vppを受けるノード10 とノード613aとの間に設けられるp-FET611 aと、ノード10とノード613bとの間に設けられる p-FET611bと、ノード613aの電位に応答して、ノード613bを接地電位へ放電するn-FET6 12を含む。p-FET611aおよび611bはその ゲートとドレインが交差結合される。

【0125】メモリセル1は選択トランジスタ5とメモリキャパシタ6とを含み、ワード線3上の信号電位に応答して選択トランジスタ5を介してメモリキャパシタ6がピット線2(BLi)に接続される。

【0126】図20に示す構成は、図1に示すワード線駆動信号 * x を発生するための回路を省いたものである。ワード線ドライバWDiには定常的に高電圧Vppが与えられる。このため、ワード線駆動信号 * X を発生する回路における遅延をなくすことができ、高速でワード線を駆動することができ、メモリセルアクセス速度が改善される。ワード線ドライバWDiにおいては、pーFET611bのサイズ(またはゲート幅)をnーFET612よりも大きくする必要がある。高速でワード線3を充電する必要があるためである。

【0127】 n-FET614はそのゲートにノード8を介して内部動作電源電圧Vccを受ける。n-FET614は、ノード9に高電圧Vppが印加されるのを防止する機能を備える。次にこの図20に示すワード線ドライバWDiの動作をその動作波形図である図21を参照して説明する。

【0128】 XデコーダADXiは選択状態となったときにその出力が"H"から"L"へ立下がる。時刻t0においては、また行選択動作は実行されておらず、ワード9の電位は内部動作電源電圧Vccレベルの"H"レベルにある。この状態においては、ノード10において高電圧Vppが定常的に与えられている。ノード613aはnーFET614を介して"H"の信号が与えられるため、nーFET612はオン状態であり、ノード613bの電位を接地電位レベルへと放電する。これに応答してpーFET611aがオン状態となり、ノード613aの電位は上昇し始め、pーFET611bが完全にオフ状態となる。したがって、最終的にノード613aの電位は高電圧Vppレベルとなる。

【0129】時刻 t 1 において、行選択動作が実行され、ノード9 の電位が"L"に立下がると、ノード6 1

3 a の電位がn-FET 6 1 4 およびノード 9 を介して (XデコーダADXiを介して) 放電され、接地電位レ ペルへと低下する。これにより、n-FET612がオ フ状態、p-FET611bがオン状態となり、かつp -FET611aがオン状態となる。これにより、ノー ド613bはp-FETを介して高電圧Vppレベルに まで上昇し、ワード線3上に高電圧Vppレベルのワー ド線駆動信号axiが伝達される。この図20に示す構 成においては、XデコーダADXiが選択されると同時 に、ワード線3の電位(ワード線駆動信号 φ x i) が立 上がり、メモリセル1の選択トランジスタ5がオン状態 となるため、アータアクセス速度が早くなる。

【0130】時刻 t 2 においてメモリサイクルが完了す ると、XアコーダADXiの電位が内部動作電源電圧V с с レベルの "Н" レベルに上昇する。これによりノー ド613aの電位レベルはn-FET614を介してV cc-VTNのレベルにまで充電される。ノード613 aの電位レベルがVcc-VTNに到達すると、n-F ET612がオン状態となり、ノード613bが接地電 位レベルと放電され、pーFET611aがオン状態と なり、ノード613aの電位レベルが高電圧Vppにま で上昇する。それにより、ローFET611bが完全に オフし、ノード613bの電位レベルはn-FET61 2より完全に接地電位レベルにまで放電される。

【0131】この図20に示すようなワード線駆動系の 構成であっても高電圧Vppを安定化するための安定化 容量330は、直列接続された容量性案子33aおよび 33bを備えており、安定に高電圧Vppを発生するこ とができ、選択されたワード線を高速で高電圧レベルに まで充電することができる。

【0132】次に、内部動作電源電圧Vccについて説 明する。外部電源電圧Vdが内部動作電源電圧Vccと してそのまま利用されてもよい(すなわち、Vd=Vc c)。たとえば、携帯型パーソナルコンピュータのよう な電池を電源とするシステムにおいては、このシステム 構成装置の消費電力をできるだけ小さくする必要があ る。電池寿命を長くするためである。この消費電力低減 のために、ダイナミック・ランダム・アクセス・メモリ の動作電源電圧を低くする。消費電力は電圧の二乗に比 例するため、低動作電源電圧により消費電力を十分低減 40 することができる。この低電源電圧化はまた、電力消費 に伴う発熱量を低減することができ、安価なプラスチッ クパッケージにダイナミック・ランダム・アクセス・メ モリを収納することができる。

【0133】このような、外部電源電圧が低電圧化さ れ、ダイナミック・ランダム・アクセス・メモリの内部 動作電源電圧としてそのまま利用する場合は、ダイナミ ック・ランダム・アクセス・メモリのメモリセルアレイ 部および周辺回路のFETは少なくともゲート絶縁膜に ついては同じ膜厚を有する(または同一構造である)。

したがって、上述の実施例におけるワード線駆動用の高 電圧を安定化するための容量としては、メモリセルアレ イ部または周辺回路部のFETと同じ構造(同一ゲート 絶縁膜膜厚) のFETを利用する。

【0134】一方において、外部電源電圧Vdをオンチ ップの内部降圧回路を用いて降圧して内部動作電源電圧 Vccを発生するダイナミック・ランダム・アクセス・ メモリもある(Vd>Vcc)。システム電源電圧を決 定するマイクロプロセッサユニットなどの論理LSIの **微細化がダイナミック・ランダム・アクセス・メモリの** それよりも進展速度が遅く、システム電源電圧をダイナ ミック・ランダム・アクセス・メモリの微細化に合わせ て低下させることができない場合に対処するためであ る。この場合、ダイナミッ・ランダム・アクセス・メモ リの信頼性(FETのゲート絶縁膜等の信頼性)を確保 するため、内部降圧回路を用いて外部電源電圧を降圧 し、内部動作電源電圧Vccを発生する。

【0135】ダイナミック・ランダム・アクセス・メモ リの構成は、内部降圧された電源電圧を印加する場所に 応じて、(1)周辺回路およびメモリセルアレイ部両者 に内部降圧された電源電圧を印加する、および(2)周 辺回路部に外部電源電圧を印加し、メモリセルアレイ部 分にのみ内部降圧された電源電圧を印加するの2つに大 別される。

【0136】第1の構成においては、ダイナミック・ラ ンダム・アクセス・メモリ内全体の動作電源電圧が低く される。これは、ダイナミック・ランダム・アクセス・ メモリの信頼性および消費電力の利点に加え、高速動作 化の利点をももたらすために行なわれる。FETの駆動 能力に比例する周辺回路の動作速度は、その動作電源電 圧、特にゲート電圧に大きく依存する。一方、メモリセ ルアレイおよびセンスアンプなど同じパターンが繰返さ れる繰返しパターン回路は、大きな負荷容量を有する。 このため動作速度は負荷容量と抵抗とで与えられるRC 時定数で決定され、電圧依存性は周辺回路ほど大きくな い。一般に、ダイナミック・ランダム・アクセス・メモ リでは、周辺回路と繰返しパターン回路の動作がミスマ ッチを起こさないように、周辺回路の動作タイミングに 大きな余裕がとられる。周辺回路部の電源電圧を降圧す れば、この動作タイミングの余裕を小さくすることがで き、結果としてアクセス時間を短縮することができる。 【0137】この第1の構成においては、周辺回路部お よびメモリセルアレイ部のFETのゲート絶縁膜膜厚は 同一である(サイズは異なる)。したがって、ワード線

駆動用の高電圧を安定化させるための容量としては、周 辺回路およびメモリセルアレイ部のFETと同一構造

(同一ゲート絶縁膜膜厚) のFETをまた利用すること ができる。

【0138】第2の構成は、前述のごとく最も電圧の高 50 くなるワード線およびこのワード線を直接駆動する回路

などの信頼性を確保するためこの部分に内部降圧された 電源電圧を印加する。また消費電力が、メモリセルアレ イ部の電源電圧が低下されるため、大幅に抑制される。 この場合、外部電源電圧が印加される周辺回路のFET の膜厚はメモリセルアレイ部のFETのそれに比べて厚 くされる。

【0139】図22は、内部降圧回路を備えるダイナミ ック・ランダム・アクセス・メモリの全体の構成を概略 的に示す図である。図22において、ダイナミック・ラ ンダム・アクセス・メモリ700は、メモリセルが行お よび列のマトリクス状に配列されたメモリセルアレイで 02と、外部電源電圧 V d を所定の電圧レベルの内部電 源電圧Vccに降圧する降圧回路704と、降圧回路7 04からの内部電源電圧Vccを動作電源電圧としてメ モリセルアレイ702を駆動するアレイ駆動回路706 と、外部動作電源電圧Vdを動作電源電圧として動作す る周辺回路 7 0 8 と、外部電源電圧 V d を動作電源電圧 として動作し、周辺回路708の動作を制御する周辺制 御回路710と、外部電源電圧Vdを動作電源電圧とし て、装置外部と信号の入出力を行なう入出力回路 7 1 2 を含む。入出力回路712はまた周辺制御回路710の 制御の下に動作する。

【0140】アレイ駆動回路706としては、ワード線ドライブ回路、センスアンプ回路およびセンスアンプ駆動回路、プリチャージ/イコライズ回路を含む。すなわちこのアレイ駆動回路706はメモリセルアレイ702へ直接信号を伝達する回路部分を含む。

【0141】周辺回路708は、アドレスデコーダ(XおよびY)を含む。周辺制御回路710は、この周辺回路708を制御するとともに入出力回路712の動作を制御するためのものであり、外部から与えられる制御信号/RAS、/CASおよび/WEに応答して各内部制御信号を発生する回路である。この周辺制御回路710はまた、アレイ駆動回路706の動作タイミングを規定する信号を発生するように構成されてもよい。

【0142】入出力回路712は、データ入出力回路のみならず、アドレスバッファをも含む。装置外部と信号の入出力を行なうため、外部電源電圧Vdを動作電源電圧として動作する。外部とのインタフェースをとるためである。すなわち入出力回路712はバッファ回路を含む。周辺回路708は、したがってこの入出力回路(バッファ回路)712の出力を受けて内部背込データを発生する普込回路、メモリセルアレイのデータを増幅するプリアンプ回路などを含んでもよい。

【0143】図22に示す構成においては、アレイ駆動回路706およびメモリセルアレイ702の構成要素のFETの膜厚は薄くされ、降圧回路704、周辺回路708、入出力回路712および周辺制御回路110のFETのゲート絶縁膜の膜厚は厚くされる。

【0144】FETを容量として利用する場合、占有面 50

26

積を小さくするためにはできるだけゲート絶縁膜の膜厚の薄いFETを利用する必要がある。したがって、ワード線駆動用の高電圧Vppを安定化するための容量に含まれる容量性素子としては、メモリセルアレイ702およびアレイ駆動回路706に含まれるFETと同一構造(同一ゲート絶縁膜厚)のFETが利用される。ゲート絶縁膜の膜厚が薄くされても、高電圧Vppは容量分割されて各容量性素子に印加されるため、十分に絶縁耐圧特性は保証される。これにより、小占有面積の容量性素子を得ることができる。

【0145】内部降圧回路を用いるダイナミック・ランダム・アクセス・メモリにおいては、上述の構成(1)および(2)いずれの場合においても、内部降圧回路とよび入出力回路のFETのゲート絶縁膜の膜厚は厚くされる。外部とのインタフェースをとるため外部電源電圧とめて動作するためである。しかしながら、このような内部降圧回路および入出力回路であっても、そのゲート絶縁膜の膜厚は印加される電源電圧に従って薄くされる。FETのサイズの最適化はゲート絶縁膜厚を基準として行なわれる。ゲート絶縁膜厚が薄くなるとゲート長も短くなり、ゲート遅延(信号伝搬遅延)が小さくなり、高速化につながるためである。これは、内部降圧回路を用いず、外部電源電圧を内部電源電圧として降圧せずに利用する場合も同様である。

【0146】しかしながら、入出力回路の場合、外部端子 (リード端子) に接続されるため、印加される動作電源電圧に応じて比例してゲート絶縁膜を薄くすると信頼性の問題が生じる。この間の事情について説明する。

【0147】図23は入出力回路の構成の一例を示す図であり、図23(A)は信号入力回路(入力バッファ)の構成を示し、図23(B)は信号出力回路(出力バッファ)の構成を示す。図23(A)および(B)のバッファ回路は、アドレスバッファ、データ入力バッファおよびデータ出力バッファであってもよい。

【0148】図23(A)において、信号入力回路750は、2段の縦続接続されたインバータ回路760は、電源電圧 び770を含む。インバータ回路760は、電源電圧 (外部電源電圧であってもよく、内部電源電圧であってもよい) Vccと接地電位との間に相補的に接続される pーFET762およびnーFET764を含む。 pーFET762およびnーFET764のゲートは内部端子(リード端子)780に接続される。インバータ回路770は、電源電圧Vccと接地電位との間に相補的に接続されるpーFET772およびnーFET774を含む。 pーFET772およびnーFET774を含む。 pーFET772およびnーFET774を含む。 pーFET772およびnーFET774のゲートへ初段のインバータ回路760の出力が与えられる。このインバータ回路770の出力が内部回路へ与えられ、所望の信号処理が実行される。

【0149】インバータ回路170の構成要素であるF ET772および174のゲート絶縁膜膜厚はこの電源

電圧Vccに応じて薄くすることができる。 しかしなが ら、外部端子に直接接続される初段のインバータ回路7 60において、このFET762および764のゲート 絶縁膜膜厚を電源電圧Vccに応じて薄くすることはで きない。一般に、外部端子780とインパータ回路76 0の入力部との間には異常高電圧をクランプするための 充放電クランプダイオード(保護ダイオード)が設けら れている。このような保護ダイオードは外部端子780 と電源電圧供給ノードとの間および外部端子780と接 地電位との間に設けられる。このような構成の場合、外 10 部端子780に帯電した人体または物体が接触した場 合、この外部端子780において放電が生じ、たとえク ランプダイオードが設けられていてもFET762およ び764に大きな静電界が印加される。このような静電 界からFET762および764を保護するために、F ET762および764のゲート絶縁膜は比較的厚くす る必要がある。したがって、図23(A)の構成におい て、インバータ回路760の構成要素のFET762お よび764のゲート絶縁膜の膜厚は比較的厚く、インバ ータ回路770のFETのゲート絶縁膜の膜厚は電源電 20 圧Vccに応じて薄くされる。

【0150】この静電気の問題が、図23(B)に示す ような信号出力回路においても同様に発生する。ここ で、図23 (B) において、信号出力回路(出力バッフ ァ)800は、縦列接続されたインバータ回路820お よび810を含む。インバータ回路820は、CMOS 構成を備え、p-FET822およびn-FET824 を含む。インパータ回路810は、同様、CMOS構成 を備え、p-FET812およびn-FET814を含 む。インバータ回路820は内部回路から与えられる信 号を反転し増幅する。インバータ回路810は、このイ ンパータ回路820からの出力をさらに増幅しかつ反転 して外部端子830へ出力する。外部端子830におい て、静電気の放電が生じた場合、図23(A)に示すイ ンパータ回路760の場合と同様、大きな静電界がFE T812および/または814において発生する。この ためFET812および814のゲート絶縁膜の膜厚は FET822および824のゲート絶縁膜の膜厚よりも 厚くされる。

【0151】前述の実施例においては、ワード線駆動のための高電圧を安定化させるための容量として容量性素子の直列体を用いる場合、できるだけゲート絶縁膜の膜厚の薄いFETを利用する(小面積で大きな容量値を実現するため)。このため、内部降圧された電源電圧が印加される回路部のFETが利用される(部分的内部降圧の場合)かまたは、装置内部の任意のFETが利用される(全面的内部降圧の場合)。具体的には、メモリセルアレイ部またはワード線ドライブ回路等のメモリセルアレイと直接信号を伝達する回路部分のFETが利用される。

28

【0152】しかしながら、図23(A)および(B)に示すような信号入出力回路の構成を利用する場合、外部端子に接続される回路部分(入力バッファ初段または出力バッファ最終段)のFETを利用し、高電圧安定化容量を形成することができる。

【0153】図24はこの発明の第2の実施例である半 導体記憶装置の要部の構成を示す図である。図24においては、高電圧発生回路HVG、信号入力回路(入力バッファ)750および信号出力回路(出力バッファ)8 00の構成が示される。信号入力回路750および信号 出力回路800の構成は図23に示すものと同様である。信号入力回路750において、インバータ回路76 0の構成要素のFET762および764のゲート絶縁 膜の膜厚は、インバータ回路770の構成要素のFET 772および774のそれよりも厚くされる。

【0154】また、信号出力回路800において、インパータ回路810の構成要素のFET812および814のゲート絶縁膜の膜厚はインバータ回路820の構成要素のFET822および822のゲート絶縁膜の膜厚よりも厚くされる。FET772、774、822、および824のゲート絶縁膜の膜厚は、内部降圧された電圧が印加される回路部分のFETのゲート絶縁膜の膜厚よりも厚い。FET762、764、812、および814のゲート絶縁膜膜厚を十分厚くすることにより、静電破壊の防止を図る。

【0155】高電圧発生回路HVGにおいては、昇圧部 400と、安定化容量833を含む。昇圧部400の樽 成は図1に示すものと同様である。安定化容量833は 1個の容量性素子を含む。この安定化容量833は信号 入力回路750のn-FET764および/または信号 出力回路800のn-FET814と同一構造(同一ゲ ート絶縁膜厚)を備える。この場合、安定化容量833 とn-FET764および/または814は、先の製造 プロセスで示した構成において、図17に示す部分が省 略され、安定化容量性素子833は1個のFETを用い て構成される。この場合、n-FET764および81 4の絶縁耐圧は十分高いため、高電圧Vppが定常的に 発生される場合であっても絶縁破壊が生じることなく安 定に高電圧Vppを発生することができる。製造方法と しては、前述の図6ないし図18に示した製造プロセス を利用することによりn-FET764および814と 安定化容量833とを同一製造プロセスで製造すること ができる。

【0156】またこの安定化容量833としては、p-FET762および/または812を用いて構成することができる。このような1個のFETを用いて安定化容量を構成することにより、スペース効率の優れた安定化容量を実現することができる。

【0157】なお、信号入力回路としては、データ入力 50 回路、アドレスパッファのいずれであってもよく、また 信号出力回路としては、データ出力回路であってもよい。また、信号入力回路および信号出力回路としては2段の継続接続されたインバータ回路で構成されるものでなくてもよい。外部端子に接続され、直接信号の入力または出力を行なう回路部分のFETを利用して安定化容量を構成すれば上記第2の実施例と同様の効果を得ることができる。

【0158】さらに、上述の第1および第2の実施例においては、ダイナミック・ランダム・アクセス・メモリにおけるワード線駆動用高電圧を安定化するための容量 10 について説明している。しかしながら、フリップフロップ型メモリセル構造を備えるスタティック・ランダム・アクセス・メモリであっても同様の効果を得ることができる。

【0159】さらに、前述の実施例においては、半導体 記憶装置におけるワード線駆動用高電圧を安定化するた めの容量の構成について説明している。しかしながら、 一般に、装置内部で電源電位から高電圧を発生する高電 圧発生回路を備える半導体集積回路装置であれば同様の 効果を得ることができる。

[0160]

【発明の効果】以上のように、この発明によれば、ワード線駆動用高電圧を安定化させるための安定化容量として容量性素子の直列体または外部端子と直接信号の授受を行なう回路部のFETを利用したため、安定化容量の絶縁特性が大幅に改善され、安定にワード線駆動用高電圧を供給することができる信頼性の高い半導体配憶装置を得ることができる。請求項1記載の発明によれば、安定化容量として、容量性素子の直列体を用いたため、各容量性素子に印加される電界が緩和され、安定に高電圧30を発生することができる信頼性の高い安定化容量を備えた半導体記憶装置が得られる。

【0161】請求項2に係る発明によれば、安定化容量の容量性素子として、メモリセルまたはメモリセルアレイ駆動部のFETと同一のゲート絶縁膜関を有するFETを用いているため、余分の製造プロセスを追加することなくゲート絶縁膜の膜厚が十分制御されかつスペース効率に優れた信頼性の高い高電圧安定化用容量が得られ、それにより信頼性の高い半導体配憶装置を得ることができる。

【0162】請求項3に係る発明によれば、安定化容量の容量性案子として、内部降圧電圧が印加される回路部分のFETと同一のゲート絶縁膜膜厚を有するFETを利用しているため、ゲート絶縁膜膜厚が十分制御されたスペース効率の良い高い信頼性の高電圧安定化容量が実現され、信頼性の高い半導体記憶装置を得ることができる。

【0163】請求項4に係る発明においては、外部端子 に直接接続される回路部分のFETと同一のゲート絶縁 膜膜厚を有するFETを利用して安定化容量を形成した 50 30

ため、絶縁特性に優れた安定化容量を1個のFETで実現することができ、信頼性の高い高電圧安定化容量を備える半導体記憶装置を実現することができる。

【0164】請求項5に係る発明においては、昇圧用容量性素子のチャージポンプ機能と第1および第2のダイオード素子の整流特性を利用して高電圧を発生する昇圧部の出力ノードに複数の安定化容量性素子を直列に接続したため、個々の安定化用容量性素子に印加される電界を緩和することができ、安定に高電圧を発生する高電圧発生手段を備える半導体集積回路装置が得られる。

【図面の簡単な説明】

【図1】この発明の一実施例である半導体記憶装置の要 部の構成を示す図である。

【図2】図1に示す安定化容量の具体的構成を示す図で ある

【図3】図2に示す容量性素子の接続構成およびその電気的等価回路を示す図である。

【図4】図1に示す安定化容量の他の構成例を示す図である。

20 【図5】図1に示す容量性素子の製造方法を説明するための図である。

【図 6】図1に示す容景性素子の第1の製造プロセスを示す図である。

【図7】図6に示す製造プロセスに続く第2の製造プロセスを示す図である。

【図8】図7に示す製造プロセスに続く第3の製造プロセスを示す図である。

【図9】図8に示す製造プロセスに続く第4の製造プロセスを示す図である。

30 【図10】図9に示す製造プロセスに続く第5の製造プロセスを示す図である。

【図11】図10に示す製造プロセスに続く第6の製造プロセスを示す図である。

【図12】図11に示す製造プロセスに続く第7の製造プロセスを示す図である。

【図13】図12に示す製造プロセスに続く第8の製造 プロセスを示す図である。

【図14】図13に示す製造プロセスに続く第9の製造プロセスを示す図である。

40 【図15】図14に示す製造プロセスに続く第10の製造プロセスを示す図である。

【図16】図15に示す製造プロセスに続く第11の製造プロセスを示す図である。

【図17】図16に示す製造プロセスにおける容量性素子の相互接続状態を示す図である。

【図18】図16に示す製造プロセスに続く第12の製造プロセスを示す図である。

【図19】図1に示す容量性素子の他の構成の断面構造 を示す図である。

50 【図20】この発明の他の実施例である半導体記憶装置

31

の要部の構成を示す図である。

【図21】図20に示す半導体記憶装置の動作を示す信号波形図である。

【図22】この発明のさらに他の実施例である半導体記 憶装置の全体の構成を概略的に示す図である。

【図23】半導体記憶装置における信号入力回路および 信号出力回路の具体的構成例を示す図である。

【図24】この発明のさらに他の実施例である半導体記 憶装置の要部の構成を示す図である。

【図25】従来の半導体記憶装置の全体の構成を概略的 に示す図である。

【図26】図25に示す半導体記憶装置のメモリセルアレイ部およびそれに関連する回路の構成を示す図である。

【図27】従来の半導体記憶装置における1本のワード 線に関連する部分の構成を示す図である。

【図28】図27に示す高電圧発生回路の動作を示す信号波形図である。

【図29】図27に示すワード線駆動信号発生回路の動作を示す信号波形図である。

【図30】図27に示す安定化容量の構造、接続構成およびその電気的等価回路を示す図である。


【符号の説明】

- 1 メモリセル
- 2 ピット線
- 3 ワード線
- 5 メモリセル選択トランジスタ
- 27 高電圧出力ノード
- 33a 容量性素子

- *33b 容量性素子
- 33c 容量性素子
 - 33d 容量性素子
 - 330 安定化容量
 - 700 半導体配憶装置
 - 702 メモリセルアレイ
 - 704 内部降圧回路
 - 706 アレイ駆動回路
 - 708 周辺回路
- 710 周辺制御回路
 - 712 入出力回路
- 750 信号入力回路
- 760 信号入力回路初段のインバータ回路
- 762 p-FET
- 764 n-FET
- 770 インバータ回路
- 800 信号出力回路
- 810 信号出力回路の最終段のインバータ回路
- 8 1 2 p F E T
- 814 n-FET
 - 830 外部端子
 - 833 安定化容量
 - 900 ワード線駆動手段
 - HVG 高電圧発生回路
 - HSF ワード線駆動信号発生回路
 - ADXi (単位) Xデコーダ
 - WDi (単位) ワード線ドライバ
 - ADX X デコーダ
- * WD ワード線ドライブ回路

【図2】


【図5】





[図6]





【図7】














[図20]




【図23】






【図28】




【図30】









[図24]






【図26】




【図27】



【手続補正告】 【提出日】平成6年3月14日 【手続補正1】 【補正対象告類名】図面 【補正対象項目名】図24

【補正方法】変更 【補正内容】 【図24】



フロントページの続き

(51) Int. Cl. 5

識別記号

庁内整理番号 7210-4M FΙ

H 0 1 L 27/10

技術表示箇所

325 V